PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-195260

(43)Date of publication of application: 09.07.2003

(51)Int.CI.

G02F 1/133 G02F 1/1368 G09F 9/30 G09F 9/35 G09G 3/20 G09G 3/34 G09G 3/36

(21)Application number: 2001-395073

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

26.12.2001


(72)Inventor: MIZUTANI YASUSHI

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve an opening ratio of each pixel by disusing a transistor for reset operation, and also simplify the wiring on a liquid crystal display panel, in a liquid crystal display device of a field sequential system.

SOLUTION: Each pixel is provided with a TFT 21a for display of which the source electrode is connected with the corresponding pixel capacitor CLC, and the gate electrode is connected with a gate line from the gate driver 22, and the drain electrode is connected with a drain line from the drain driver 23, and a diode 21b of which one end is connected with the source electrode of this TFT 21a and the pixel capacitor CLC, and the other end is supplied with a reset signal, and the reset signal is outputted in batch to the diodes 21b, 21b,... of all the pixels at the time of resetting.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許/广(JP)

(12) 公開特許公報(A)

(11)特許出願公開發导 特例2003-195280

(P2003-195260A)

(43)公開日	平成15年7月	「9日(2003.7.9)
---------	---------	---------------

(51) intCL'		觀測記号		F 1				テヤンド(参考)
G031	1/133	6 6 Q		G02F	1/183		6 6 0	2H092
		6 1 Q					610	2H098
		535					535	5 C 0 O B
	1/1368				1/1368		à	5 C 0 8 D
G09F	9/30	888		G09F	9/30		888	5 C O 9 4
			被推翻求	未替求 前求3	OK 5	OL	(全 18 頁)	発表页に続く

(21)出職番号	传篇2001-395073(P2001-395073)	(71) 出票人				
(22) 出網日	平成18年12月28日 (2001. 12.28)	ATON AND HOUSE	カシオ計算機株式会社 東京都狭谷区本町1丁目6番2号			
•		(73)発明者 水谷 原司 東京都八王于市石川町2851番地の5 オ計算機株式会社八王子研究研内				
		(74)代組人	100068479 弁理士 佛江 武彦 (今6名)			


最終責に載く

(54) 【発明の名称】 被基表示發量

(57)【要約】

【課題】フィールドシーケンシャル方式の液晶表示装置で、リセット動作用のトランジスタを不要とし、各画素の開口率を向上させると共に、液晶表示パネル上での配線を簡略化する。

【解決手段】各画素毎に、ソース電極が対応する画素存 堂 C L C に接続され、ゲート電極がゲートドライバ22か らのゲートラインと、ドレイン電極がドレインドライバ 23からのドレインラインとそれぞれ接続された表示用の T F T 21a と、このT F T 21a のソース電極及び画素容 堂 C L C に一編を接続し、他端にリセット信号が与えら れるダイオード21b とを配設し、リセット時に全画素の ダイオード21b, 21b, ……にリセット信号を一括出力 する。



【特許請求の範囲】

【請求項 1】対向する内面それぞれに電極が形成された ー対の基板間に液晶を挟持した液晶素子、上記ー対の基 板のうちの一方の基板の内面に行方向および列方向にマ トリックス状に配列させて設けられた複数の画素電極、 上記複数の画衆電極にそれぞれ対応させて一つずつ配置 され、それぞれのソース電極が対応する上記画素電極に 接続された複数の薄膜トランジスタ、各画素電極行にそ れぞれ対応させて配線され、上記薄膜トランジスタのゲ - ト電極に接続された複数のゲートライン、各画素電極 列にそれぞれ対応させて配線され、上記薄膜トランジス タのドレイン電極に接続された複数のドレインライン、 及び上記-対の基板のうちの他方の基板の内面に設けら れ、上記複数の画素電極に対向する対向電極を有し、光 の透過を制御して画像を表示する液晶表示素子と、上記 液晶表示素子の骨後に配置され、複数の色の光を所定の 周期で順次上記液晶表示素子に向けて出射するバックラ イトとを備え、1つのカラー画像を表示するための1フ ィールドを上記パックライトが出射する光の色の数で分 割した複数のサブフィールド毎に、上記液晶表示素子へ の上記複数の色のうちの 1 つの色に対応する表示データ の書込みと、上記パックライトからの上記表示データに 対応する色の光の出射とを行なわせて、上記複数のサブ フィールド毎の複数の色の表示の合成により1つのカラ 一画像を表示する液晶表示装置において、

上記複数の画素電極にそれぞれ対応させて配置され、上 記薄膜トランジスタのソース電極に接続された複数のダ イオードと、

リセット時に上記ゲートライン及びドレインラインとは 別に設けられたリセット配線を介して上記複数のダイオ トにリセット信号を一括出力するリセット制御手段と を具備したことを特徴とする液晶表示装置。

【請求項2】上記複数のダイオードは、上記複数の画素 奄極にそれぞれ対応させて1つずつ配置したことを特徴 とする請求項1記載の液晶表示装置。

【請求項3】上記複数のダイオードは、上記複数の画素 電極にそれぞれ対応させて一対のツェナダイオードを配 置したことを特徴とする諸求項1記載の液晶表示装置。

【請求項4】対向する内面それぞれに電極が形成された ー対の基板間に液晶を挟持した液晶素子、上記ー対の基 板のうちの一方の基板の内面に行方向および列方向にマ トリックス状に配列させて設けられた複数の画素電極、 上記複数の画素電極にそれぞれ対応させて一つずつ配置 され、それぞれのソース電極が対応する上記画素電極に 接続された複数の薄膜トランジスタ、各画素電極行にそ れぞれ対応させて配線され、上記薄膜トランジスタのゲ - ト電極に接続された複数のゲートライン、各画素電極 列にそれぞれ対応させて配線され、上記薄膜トランジス タのドレイン電極に接続された複数のドレインライン、 及び上記-対の基板のうちの他方の基板の内面に設けら

れ、上記複数の画楽電極に対向する対向電極を有し、光 の透過を制御して画像を表示する液晶表示素子と、上記 液晶表示素子の骨後に配置され、複数の色の光を所定の 周期で順次上記液晶表示素子に向けて出射するバックラ イトとを備え、1つのカラー画像を表示するための1フ ィールドを上記パックライトが出射する光の色の数で分 割した複数のサブフィールド毎に、上記液晶表示素子へ の上記複数の色のうちの1つの色に対応する表示データ の書込みと、上記パックライトからの上記表示データに 対応する色の光の出射とを行なわせて、上記複数のサブ フィールド毎の複数の色の表示の合成により1つのカラ 画像を表示する液晶表示装置において、

上記棋数の画素電極にそれぞれ対応させて配置され、上 記薄限トランジスタのソース電極に接続された複数のダ イオードと.

リセット時に上記ゲートラインを介して上記複数のダイ オードにリセット信号を一括出力するリセット制御手段 とを具備したことを特徴とする液晶表示装置。

【請求項5】対向する内面それぞれに電極が形成された - 対の基板間に液晶を挟持した液晶素子、上記-対の基 板のうちの一方の基板の内面に行方向および列方向にマ トリックス状に配列させて設けられた複数の画素電極、 上記複数の画素電極にそれぞれ対応させて一つずつ配置 され、それぞれのソース電極が対応する上記画素電極に 接続された複数の薄膜トランジスタ、各画素電極行にそ れぞれ対応させて配線され、上記簿棋トランジスタのゲ - ト電極に接続された複数のゲートライン、各画素電極 列にそれぞれ対応させて配線され、上記薄膜トランジス タのドレイン電極に接続された複数のドレインライン、 及び上記-対の基板のうちの他方の基板の内面に設けら れ、上記複数の画素電極に対向する対向電極を有し、光 の透過を制御して画像を表示する液晶表示素子と、上記 液晶表示素子の背後に配置され、複数の色の光を所定の 周期で順次上記液晶表示素子に向けて出射するバックラ イトとを備え、1つのカラー画像を表示するための1フ ィールドを上記パックライトが出射する光の色の数で分 割した複数のサブフィールド毎に、上記液晶表示素子へ の上記複数の色のうちの1つの色に対応する表示データ の書込みと、上記パックライトからの上記表示データに 対応する色の光の出射とを行なわせて、上記複数のサブ フィールド毎の複数の色の表示の合成により1つのカラ - 画像を表示する液晶表示装置において、

上記複数の画素電極にそれぞれ対応させて配置され、上 記薄膜トランジスタのソース電極に接続された複数のダ イオードと、

リセット時に上記ドレインを介して上記複数のダイオー ドにリセット信号を一括出力するリセット制御手段とを 具備したことを特徴とする液晶表示装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フィールドシーケンジャル方式の液晶表示装置に関する。

[0002]

【従来の技術】近時、カラー画像を表示する液晶表示装置として、対向する内面それぞれに電極が形成された一対の基板間に液晶を挟持した液晶素子を有し、光の遠過を制御して画像を表示する液晶表示素子と、上記液晶表示素子の骨後に配置され、複数の色の光を防定の周期で順次上記液晶表示素子に向けて出射するパックライトと、1つのカラー画像を表示するための1フィールドを上記パックライトが出射する光の色の数で分割した複数のサブフィールド毎に、上記液晶表示素子への上記複数の色のうちの1つの色に対応する表示データの書込みと、上記パックライトからの上記表示データに対応すると、上記パックライトからの上記表示データに対応する色の光の出射とを行なわせる制御手段とを備え、上記複数のサブフィールド毎の複数の色の表示の合成により1つのカラー画像を表示する方式のものが研究されている。

【0003】この方式は、一般にフィールドシーケンシャル方式と呼ばれており、従来のフィールドシーケンシャル方式の液晶表示装置では、上記棋数のサブフィールド毎に、上記パックライトから1つの色の光をサブフィールド期間中出射させ、その状態で上記液晶表示素子に上記1つの色に対応する表示データを書込むようにした構成となっている。

【0004】このフィールドシーケンシャル方式の液晶表示装置は、液晶表示素子がカラーフィルタを備えていないため、カラーフィルタによる光の吸収がなく、また、1フィールドをバックライトが出射する光の色の数で分割した複数のサブフィールド毎の複数の色の明るい光の合成により1つのカラー画像を表示するため、複数の画素にそれぞれ対応する複数の色のカラーフィルタを備えた液晶表示素子を用いる液晶表示装置に比べて、明るく、しかも高精細なカラー画像を表示することができる。

【0005】図11は、従来のフィールドシーケンシャル方式の液晶表示装置の一例を示すものである。同図で、液晶表示素子としては、薄限トランジスタ(以下「TFT」と称する)11e,11e,15円下Jとれの)とするアクティブマトリックス型ののが用いられた画素部11に対し、該TFT11e,11e,11e,11cg1~Gnにそれぞれ上記TFT11e,11e,11e,11e,11cd1~Gnにそれぞれ上記TFT11e,11e,11e,11e大方式としているゲート信号を供給するゲートドライバ12と、同TFT11e,11e,11c元にた古込みではいる。

【0006】画素部11の各画素位置においては、上記

ゲートライン、トレインラインに接続されたTFT11 eのソース端子が、液晶の画集電極間で構成される画素容量CLCの一端に接続され、画案容量CLCの他端が他の画素との共通電極COMに接続される。

【〇〇〇7】加えて、液晶容量CLCの一端とTFT11aのソース端子には、リセット用のTFT11bのソース端子が併せて接続構成される。このリセット用のTFT11bは、全ての画案共通でドレイン端子にリセットドレイン信号VRESが印加され、ゲート電極にリセットゲート信号RESETが与えられるものとなっている。

【0008】このような回路構成にあって、フィールドシーケンシャル方式の液晶表示装置では、1サブフィールド毎に「(表示データの) 書込み」「(表示データの) 保持」及び「(表示データを保持した状態での) パックライト(BL)の点灯」「(全画素の)リセット」の4つの状態を繰返し実行するもので、リセット動作時には上記ゲートドライバ12、ドレインドライバ13とは別の箇所からの制御信号として、上述したリセットドレイン信号VRES、リセットゲート信号RESETを用いて、表示用のTFT11e,11e,……を制御駆動することとなる。

[0009]

【発明が解決しようとする課題】上述した如く従来の一般的なフィールドシーケンシャル方式の液晶表示装置では、画素部11を構成する各1画素当たりで、表示データを書込むためのTFT11eとリセット用のTFT11bの計2つのTFTが必要となり、且つその制御系統も異なる。

【0010】そのため、開口率の低下や液晶表示素子パネル上での配線レイアウトの複雑化、配線容量の増大等を招くと共に、配線間の短絡などで素子製造の歩留まりを低下させる要因ともなるなど、数多くの不具合を有している。

【 00 1 1】本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、リセット動作用のトランジスタを不要として、各画衆の開口率を向上させると共に、液晶表示パネル上での配線を簡略化することが可能なフィールドシーケンシャル方式の液晶表示装置を提供することにある。

[0012]

【課題を解決するための手段】請求項1記載の発明は、 対向する内面それぞれに電極が形成された一対の基板間 に液晶を挟持した液晶素子、上記一対の基板のうちの一 方の基板の内面に行方向および列方向にマトリックス状 に配列させて設けられた推数の画衆電極、上記複数の画 素電極にそれぞれ対応させて一つずつ配置され、それぞ れのソース電極が対応する上記画衆電極に接続された複 数の薄膜トランジスタ、各画楽電極行にそれぞれ対応さ

せて配換され、上記薄膜トランジスタのゲート電極に接 **載された複数のゲートライン、各画素電極列にそれぞれ** 対応させて配線され、上記意限トランジスタのドレイン **電極に接続された複数のドレインライン、及び上記-対** の基板のうちの他方の基板の内面に設けられ、上記複数 の画素電極に対向する対向電極を有し、光の透過を制御 して画像を表示する液晶表示素子と、上記液晶表示素子 の背後に配置され、複数の色の光を所定の周期で煩次上 記液晶表示素子に向けて出射するバックライトとを備 え、1つのカラー画像を表示するための1フィールドを 上記パックライトが出射する光の色の数で分割した複数 のサブフィールド毎に、上記液晶表示素子への上記複数 の色のうちの1つの色に対応する表示データの書込み と、上記パックライトからの上記表示データに対応する 色の光の出射とを行なわせて、上記複数のサブフィール ド毎の複数の色の表示の合成により1つのカラー画像を 表示する液晶表示装置において、上記複数の画素電極に それぞれ対応させて配置され、上記薄膜トランジスタの ソース電極に接続 された複数のダイオードと、 リセット 時に上記ゲートライン及びドレインラインとは別に設け られたリセット配線を介して上記複数のダイオードにリ セット信号を一括出力するリセット制御手段とを具備し たことを特徴とする。

【0013】このような構成とすれば、リセット動作用のトランジスタを不要として、各画素の開口率を向上させると共に、液晶表示パネル上での配換を簡略化することが可能となる。

【0014】請求項2記載の発明は、上記請求項1記載において、上記複数のダイオードは、上記複数の画素電極にそれぞれ対応させて1つずつ配置したことを特徴とする。

【0015】このような構成とすれば、上記請求項1記 裁の発明の作用に加えて、リセット動作用のトランジス タに代えて設けるダイオードの構成を極力簡素化したことにより、各画素の開口率をより向上させることができる。

【0016】請求項3記載の発明は、上記請求項1記載の発明において、上記複数のダイオードは、上記複数の画素電極にそれぞれ対応させて一対のツェナダイオードを配置したことを特徴とする。

【0017】このような構成とすれば、上記請求項1記 載の発明の作用に加えて、正負両極性の電圧によるリセットを繰返すことにより、各リセット期間で画衆電極を 交流駆動して全画衆を確実にリセットさせることが可能 となる。

【0018】請求項4記載の発明は、対向する内面それ ぞれに電極が形成された一対の基板間に液晶を挟持した 液晶素子、上記一対の基板のうちの一方の基板の内面に 行方向および列方向にマトリックス状に配列させて設け られた複数の画素電極、上記複数の画素電極にそれぞれ 対応させて一つずつ配置され、それぞれのソース電極が 対応する上記画衆電極に接続された複数の薄膜トランジ スタ、各画素単極行にそれぞれ対応させて配線され、上 記薄膜トランジスタのゲート電極に接続された複数のゲ - トライン、各画素電極列にそれぞれ対応させて配線さ れ、上記薄膜トランジスタのドレイン電極に接続された **複数のドレインライン、及び上記-対の基板のうちの他** 方の基板の内面に設けられ、上記複数の画素電優に対向 する対向電極を有し、光の透過を制御して画像を表示す る液晶表示素子と、上記液晶表示素子の骨後に配置さ れ、複数の色の光を所定の周期で類次上記液晶表示素子 に向けて出射するバックライトとを備え、1つのカラー 画像を表示するための1タィールドを上記パックライト が出射する光の色の数で分割した複数のサブフィールド 毎に、上記液晶表示素子への上記複数の色のうちの1つ の色に対応する表示データの書込みと、上記パックライ トからの上記表示データに対応する色の光の出射とを行 なわせて、上記複数のサブフィールド毎の複数の色の表 示の合成により1つのカラー画像を表示する液晶表示装 置において、上記複数の画素電極にそれぞれ対応させて 配置され、上記薄膜トランジスタのソース電極に接続さ れた複数のダイオードと、 リセット時に上記ゲートライ ンを介して上記複数のダイオードにリセット信号を一括 出力するリセット制御手段とを具備したことを特徴とす。 る.

【0019】このような構成とすれば、リセット動作用のトランジスタを不要として、各画素の開口率を向上させると共に、画素電極部においてリセット用の配線を用いず、ゲートラインを介してリセットを行なうため、液晶表示パネル上での配線を大幅に簡略化することが可能となる。

【0020】請求項5記載の発明は、対向する内面それ それに電極が形成された一対の基板間に液晶を挟持した 液晶素子、上記=対の基板のうちの=方の基板の内面に 行方向および列方向にマトリックス状に配列させて設け られた複数の画素電極、上記複数の画素電極にそれぞれ 対応させて一つずつ配置され、それぞれのソース電極が 対応する上記画素電極に接続された複数の薄膜トランジ スタ、各画素電極行にそれぞれ対応させて配線され、上 記薄膜トランジスタのゲート電極に接続された複数のゲ ートライン、各画素電極列にそれぞれ対応させて配線さ れ、上記薄膜トランジスタのドレイン電極に接続された 複数のドレインライン、及び上記-対の基板のうちの他 方の基板の内面に設けられ、上記複数の画素電極に対向 する対向電極を有し、光の透過を制御して画像を表示す る液晶表示素子と、上記液晶表示素子の背後に配置さ れ、複数の色の光を所定の周期で順次上記液晶表示素子 に向けて出射するバックライトとを備え、1つのカラー 画像を表示するための1フィールドを上記パックライト が出射 する光の色の数で分割した複数のサブフィールド

毎に、上記液晶表示素子への上記複数の色のうちの1つの色に対応する表示データの書込みと、上記パックライトからの上記表示データに対応する色の光の出射とを行なわせて、上記複数のサブフィールド毎の複数の色の表示の合成により1つのカラー画像を表示する液晶表示装置において、上記複数の画素電極にそれぞれ対応させて配置され、上記簿限トランジスタのソース電極に接続された複数のダイオードと、リセット時に上記ドレインを介して上記複数のダイオードにリセット信号を一括出力するリセット制御手段とを具備したことを特徴とする。

【0021】このような構成とすれば、リセット動作用のトランジスタを不要として、各画素の閉口率を向上させると共に、画素電極部においてリセット用の配線を用いず、ドレインラインを介してリセットを行なうため、液晶表示パネル上での配線を大幅に簡略化することが可能したなる。

[0022]

【発明の実施の形態】(第1の実施の形態)以下本発明 をフィールドシーケンシャル方式の液晶表示装置に適用 した場合の第1の実施の形態について図面を参照して説明する。 -

【0024】画素部21の各画素位置においては、上記ゲートライン、ドレインラインに接続されたTFT21 のツース端子が、液晶の画素電極間で構成される画素容量CLCの一端とダイオード21 のカソードに接続され、画案容量CLCの他端が他の画素との共通電極COMに接続される一方、該ダイオード21 のアノードにリセット信号RESETが与えられるものとなっている。

【0025】上記のような回路構成にあって、ダイオード21 bは、図2(b)に示すような特性をもっており、ダイオード21 bのアノードには、+0.5 [V]~+0.8 [V]以上の電圧を印加することでその電圧値に応じた電流を流すことが可能である。

【0026】したがって、図2 (c) に示すように、TFT21eのソース婦子と画素容量CLCの一端、及びダイオード21bのカソードの接続点での上記+ O. 6 【V】~+ O. 8【V】の電位をVnとすると、図2 (a) - (4) で示すリセット信号RESETの低電位 側の電圧VRESLが上記電位Vn、すなわち+ 0. 6 [V] ~ 0. 8 [V] を下回る電圧に設定している

Vn>RESET "(1)

なる状態では、表示データの書込みを行なうことが可能な状態となり、図2(e) - (2)に示すようにゲートドライバ22がゲートラインG1~Gnへのゲート信号を損汰オンさせて、ドレインドライバ23により各ドレインラインを介してTFT21e,21e,…へ画素毎に表示データが書込まれる。

【OO27】その後、リセット期間となって各ゲートラインG1~Gnへのゲート信号がオフとなり、代わってリセット信号RESETを電圧VRESHまで昇圧すると、今度は

Vn<RESET

... (2)

となり、各画素において一括してダイオード21 bを介して電流が流れ、全画素が同時にリセットされることとなる。但し、この場合には各画素は正の電圧によってリセットされることとなる。

【0028】このように、各画素毎にリセット用のTFTに代えてダイオードを配し、リセット時には該ダイオードを介して全画素を一括してリセットするようになるため、リセット動作用のトランジスタを不要として各画素の開口率を向上させると共に、液晶表示パネル上での配換を解除化することが可能となる。

【0029】(第1の実施の形態の第1の変形例) 次いで、本実施の形態の第1の変形例について説明する。図3は、その回路構成を示すものであり、基本的には上記図1に示したものと同様であるので、同一部分には同一符号を付してその説明は省略する。

【0030】しかして、各画素位置におけるダイオード21bを、上記図1とは逆の極性、すなわちTFT21sのソース端子及び画素容量CLCの一端にそのアノードを接続し、一方のカソードにリセット信号RESETを与えるものとして配設する。

【0031】上記のような回路構成にあって、ダイオート21 bの特性が上記図2(b)に示した如く、アノートに+0.6【V】~0.8【V】以上の電圧を印加することでその電圧値に応じた動の電流を流すことが可能となる。

【 0032】したがって、図4 (b) に示すように、TFT21eのソース端子と画素容量CLCの一端、及びダイオード21bのアノードの接続点での上記+0.6 [V] ~+0.8 [V] の電位をVnとすると、図4 (a) - (4)で示すリセット信号RESETの高電位側の電圧VRESHを上記電位Vn、すなわち+0.6 [V] ~+0.8 [V] を上回る電圧に設定しているVn<RESET

なる状態では、表示データの書込みが可能な状態となり、図 4 (a) - (2) に示すようにゲートドライバ2

2がゲートラインG 1~G nへのゲート信号を順次オンさせて、ドレインドライバ23により各ドレインラインを介してTFT21e, 21e, …へ画素毎に表示データが書込まれる。

【0033】その後、リセット期間となって各ゲートラインG1~Gnへのゲート信号がオフとなり、代わってリセット信号RESETを電圧VRESLまで降圧すると、今度は

Vn>RESET

··· (4)

となり、ダイオード21bを介してTFT21aのソース端子と画素容量CLCの一端からダイオード21bを介して該リセット信号RESETを与える側に電流が流れ、全画素が同時にリセットされることとなる。但し、この場合には各画素は負の電圧によってリセットされることとなる。

【0034】(第1の実施の形態の第2の変形例)次いで、本実施の形態の第2の変形例について説明する。図5は、その回路構成を示すものであり、基本的には上記図1、図3に示したものと同様であるので、同一部分には同一符号を付してその説明は省略する。

【0036】上記のような回路構成にあって、ツェナダイオード210,21dの単体では図6(b)-1に示すような特性を持ち、このツェナダイオード210(21d)のアノードに、+0.6[V]~+0.8[V]以上の電圧を印加することでその電圧値に応じた電流を流すことが可能となる一方で、ある一定の逆電圧VZよりさらに大きい逆電圧を印加したときには、逆電流が突然流れるようになるものである。

【0037】したがって、このような一対のツェナダイオード21c、21dのカソードを相互接続することにより、その総合的な特性は図5(b)-2に示すように、リセット信号として与えられる電圧が、VZL(< ロ [V])からVZH(>ロ [V])の範囲内にある場合にはこのツェナダイオード21c、21dにほとんど電流が流れない状態となる。

【0038】すなわち、図5 (c) に示すように、TFT21eのソース端子と画素容量CLCの一端、及びツェナダイオード21cのアノードの接続点での上記+0.5 [V]~+0.8 [V]の電位をVnとすると、図5 (e) - (4)で示すリセット信号RESETが上記電位Vn、すなわち+0.5 [V]~0.8 [V]と上記電圧VZ L, VZ Hにより

Vn+VZL<RESET<Vn+VZH …(5) の関係を維持している電圧VRESMの状態では、ツェナダイオード21o,21dを介してどちらの方向へも電流が流れず、表示データの書込みを行なうことが可能な状態となり、図6(e)-(2)に示すようにゲートドライバ22がゲートラインG1~Gnへのゲート信号を摂次オンさせて、ドレインドライバ23により各ドレインラインを介してTFT21e,21e,……へ画素毎に表示データが書込まれる。

【0039】その後、リセット期間となって各ゲートラインG 1~G n へのゲート信号がオフとなり、図 5 (a) - (4) に示すように、代わってリセット信号R ESETを降圧して

Vn+VZL>RESEŤ

...(6)

なる状態の電圧VRESLとすると、TFT21ョのソース端子及び画素容量CLCの一端の側からツェナダイオード21c, 21dを介してリセット信号を与える側の方向に電流が流れ、全画素が同時にリセットされることとなる。但し、この場合には各画素は負の電圧によってリセットされることとなる。

【ロロ4ロ】さらに、今度はリセット信号RESETを 昇圧して

Vn+VZH<RESET ...(7)

なる状態の電圧VRESHとすると、リセット信号を与える側からツェナダイオード21c,21dを介してTFT21eのソース端子及び画素容量CLCの一端の方向に電流が流れ、全画素が同時にリセットされることとなる。但し、この場合には各画素は正の電圧によってリセットされることとなる。

【0041】このように、表示データの書込みと正負両 極性の電圧によるリセットを譲返すことにより、画素部 21′を交流駆動して全画素を確実にリセットさせるこ とが可能となる。

【ロロ42】 (第2の実施の形態) 以下本発明をフィー ルドシーケンシャル方式の液晶表示装置に適用した場合 の第2の実施の形態について図面を参照して説明する。 【0043】図7は、その回路構成を示すものである。 同図で、液晶表示素子としてはTFT31e,31e, ……を能動素子(画素ドライバ)とするアクティブマト リックス型のものが用いられた画素部31に対し、該下 FT31a,31a,……のゲート端子にツェナダイオ ード32,32,……を介して接続された複数のゲート ラインG 1~Gnにそれぞれ上記TFT31e,31 a,‥‥をオンさせるゲート信号を供給するゲートドラ イバ33と、同TFT31a, 31a, ……のドレイン 端子に接続された複数のドレインラインD1~Dmに上 記ゲート信号と同期させてそれぞれ表示データに応じた 書込みデータ信号を供給するドレインドライバ34とを 備えている。

【0044】画森部31の各画素位置においては、上記

ゲートライン、ドレインラインに接続されたTFT31 e のソース端子が、液晶の画集電極間で構成される画集管堂CLCの一端とダイオード31 bのアノードに接続され、画素容堂CLCの他端が他の画素との共通電極COMに接続される。

【0045】該ダイオード31bのカソードは、シェナダイオード31cのカソードに接続され、このシェナダイオード31cのアノードがゲートラインに接続される。

【0046】しかして、各ゲートラインG1~Gnの画素部31を挟んで上記シェナダイオード32、32、……が接続された側とは反対側の端部がそれぞれダイオード35、35、……のアノードに接続され、これらダイオード35、35、…のカソードにリセット信号RESETが与えられるものとなっている。

【0047】上記のような回路構成にあって、相互のカソード同士を接続したダイオード31bとツェナダイオード31cの総合特性は図8(b)に示すようなに、ある一定の逆電圧VZよりさらに大きい逆電圧を印加したときに、逆電流が突然流れるようになるものである。

【0048】各画素における各位置の電位を図8 (c) に示すものとした場合に、図8 (a) ~ (4) で示すり セット信号RESETをVRESHとすると、

- ・RESET>VGate 且つ、
- · VZ1+VGete<VGdriver

または VGdriver< VGate 且つ、

· Vn < VGate < V Z 2 ··· (8)

の状態が成立し、ツェナダイオード32のアノード及び TFT31eのゲート端子とダイオード35のカソード との間、TFT31eのソース端子と同ゲート端子との 間のそれぞれでは電流が流れず、ゲートドライバ33が 接続されるツェナダイオード32のカソードとTFT3 1eのゲート端子との間に電流が流れる状態となる。

【0049】したがって、図8(e) - (2) に示すようにゲートドライバ33がゲートラインG1~Gnへのゲート信号を順次オンさせて、ドレインドライバ34により各ドレインラインを介してTFT31e,31e,……へ画衆毎に表示データが審込まれる。

【OO50】その後、リセット期間となって各ゲートラインG1~Gnへのゲート信号がオフとなり、代わってリセット信号RESETを電圧VRESLまで降圧すると、今度は

- ・RESET< VGate 且つ、
- ・VGate<VGdriver<VZ1+VGate 且つ、
- · Vn > V Z 2 + VG a t e ···(9)

の状態が成立し、ツェナダイオード32のアノード及び TFT318のゲート端子からダイオード35のカソー ドへの電流と、TFT318のソース端子から同ゲート 端子への電流が流れ、ゲートドライバ33が接続される ツェナダイオード32のカソードとTFT318のゲート端子との間には電流が流れない状態となる。

【0051】したがって、各画衆において-括してダイオード35を介して電流が流れ、全画素が同時にリセットされることとなる。但し、この場合には各画素は負の電圧によってリセットされることとなる。

【0052】このように、各画素毎にリセット用のTFTに代えてダイオードとツェナダイオードとを配し、リセット時にはリセット信号をゲートラインを介して供給することにより、全画素を一括してリセットするようになるため、リセット動作用のトランジスタを不要として各画素の開口率を向上させると共に、液晶表示パネル上での配線を大幅に簡略化することが可能となる。

【0055】画素部41の各画素位置においては、上記ゲートライン、ドレインラインに接続されたTFT31 のツース端子が、液晶の画素電極間で構成される画素 容量CLCの一端に接続され、画素容量CLCの他端が 他の画素との共通電極COMに接続される。

【0056】また、該TFT418のソース端子とドレイン端子間に、互いのカソード同士を接続した同一の特性を有する一対のツェナダイオード416、41cを配設し、その一方、ツェナダイオード416のアノードを上記TFT218のドレイン端子と接続し、また他方のツェナダイオード41cのアノードをTFT218のソース端子及び画素容量CLCの一端に接続する。

【0057】加えて、もドレインラインD1~Dmの画 素部41を挟んで上記ドレインドライバ43が接続された側とは反対側の端部に対してそれぞれ、互いのカソード同士を接続した同一の特性を有する一対のツェナダイオード44,45かんではいる。

【0058】上記のような回路構成にあって、各画素部においてTFT41gのソース端子とドレイン端子間に配設された、相互のカソード同士を接続したツェナダイ

オード41b, 41cの総合特性は図10(b)-1に示すように、ある一定の逆電圧VZ1Lよりさらに大きい逆電圧を印加した場合に逆電流が突然流れる一方、ある一定の損電圧VZ1Hよりさらに大きい損電圧を印加した場合には順電流が突然流れるようになるものである。

【0059】同様に、各ドレインラインのドレインドライバ43とは反対に配設された、相互のカソード同士を接続したツェナダイオード44,45の総合特性は図10(b)-2に示すように、ある一定の逆電圧VZ2とよりさらに大きい逆電圧を印加した場合に逆電流が突然流れる一方、ある一定の順電圧VZ2Hよりさらに大きい順電圧を印加した場合には順電流が突然流れるようになるものである。

【0060】各画衆における各位置の電位を図10 (o)に示すものとした場合に、図10(a)-(3)で示すリセット信号RESETをVRESMとすると、・VD+VZ2L< RESET< VD+VZ2H 且つ、

・Vn+VZ1L<VD<Vn+VZ1H…(10) の状態が成立し、ツェサダイオード44,45を介してTFT41aのドレイン端子とリセット信号を与える側の間、及びツェナダイオード41b,41cを介してTFT41aのソース端子とドレイン端子の間のそれぞれでは電流が流れない。

【0061】したがって、図10(e)-(2)に示すようにゲートドライバ42がゲートラインG1~Gnへのゲート信号を順次オンさせて、ドレインドライバ43により各ドレインラインを介してTFT41e,41e,…へ画素毎に表示データが書込まれる。

【0052】その後、リセット期間となってもゲートラインG1~Gnへのゲート信号がオフとなり、代わってリセット信号RESETを電圧VRESLまで降圧すると、今度は

- ·VD+VZ2L>RESET 且つ、
- · Vn + V Z 1 L > V D ··· (11)

の状態が成立し、ツェナダイオード 4 4 4 4 5 を介して TFT 4 1 e のドレイン端子側からリセット信号を与え る側へ、またツェナダイオード 4 1 b 4 1 c を介して TFT 4 1 e のソース端子からドレイン端子へ、それぞ れ電流が流れる。このとき、図1 ロ (e) - (5) に示 すように、ドレインドライバ43側に電流が流れないよ うに、ドレインドライバ43の出力をすべてハイインピーダンス状態としておく。

【0063】したがって、各画素においてTFT41gのソース端子からリセット信号を与える側へ一括して電流が流れ、全画素が同時にリセットされることとなる。 但し、この場合には各画素は負の電圧によってリセットされることとなる。

【0064】さらにこのリセット期間で今度はリセット

信号RESETを電圧VRESHまで昇圧すると、

- ·RESET>VD+VZ2H 且つ、
- + VD>Vn+VZ1H…(12)

の状態が成立し、ツェナダイオード 4 4 4 4 5 を介して リセット信号を与える側から T F T 4 1 e のドレイン端 子側へ、またツェナダイオード 4 1 b 4 1 c を介して T F T 4 1 e のドレイン端子からソース端子へ、それぞ れ電流が流れる。このときも、図 1 D (e) - (5) に 示すように、ドレインドライバ4 3 側に電流が流れない ように、ドレインドライバ4 3 の出力をすべてハイイン ピーダンス状態としておく。

【0065】したがって、各画素においてリセット信号を与える側からTFT4mのソース端子へ一括して電流が流れ、全画素が同時にリセットされることとなる。 但し、この場合には各画素は正の電圧によってリセットされることとなる。

【0066】このように、表示データの書込みと正負両 極性の電圧によるリセットを繰返すことにより、画素部 41を外流駆動して全画素を確実にリセットさせること が可能となる。

【ロロ 67】加えて、リセット信号をドレインラインを介して供給することで全画素を一括してリセットするようになるため、リセット動作用のトランジスタを不要として各画素の関口率を向上させると共に、液晶表示パネル上での配線を大幅に簡略化することが可能となる。

【0058】その他、本発明は上記実施の形態に限らず、その要旨を逸脱しない範囲内で種々変形して実施することが可能であるものとする。

【0069】さらに、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の概で述べた課題の少なくとも1つが解決でき、発明の効果の概で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

[0070]

【発明の効果】請求項1記載の発明によれば、リセット 動作用のトランジスタを不要として、各画素の関口率を 向上させると共に、液晶表示パネル上での配線を簡略化 することが可能となる。

【0071】請求項2記載の発明によれば、上記請求項1記載の発明の効果に加えて、リセット動作用のトランジスタに代えて設けるダイオードの構成を極力簡素化したことにより、各画素の開口率をより向上させることができる。

【0072】請求項3記載の発明によれば、上記請求項 1記載の発明の効果に加えて、正角両極性の電圧による リセットを繰返すことにより、各リセット期間で画素電 極を交流駆動して全画衆を確実にリセットさせることが 可能となる。

【0073】 請求項4記載の発明によれば、リセット動作用のトランジスタを不要として、各画素の開口率を向上させると共に、画素電極部においてリセット用の配線を用いず、ケートラインを介してリセットを行なうため、液晶表示パネル上での配線を大幅に簡略化することが可能となる。

【 0 0 7 4】 請求項5記載の契明によれば、リセット動作用のトランジスタを不要として、各画素の開口率を向上させると共に、画素電極部においてリセット用の配線を用いず、ドレインラインを介してリセットを行なうため、液晶表示パネル上での配線を大幅に簡略化することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るフィールドシーケンシャル方式の液晶表示装置の回路構成を示す図。

【図2】図1の回路中での動作を説明するための図。

【図3】同実施の形態に係るフィールドシーケンシャル 方式の液晶表示装置の第1の変形例の回路構成を示す 図。

【図4】図3の回路中での動作を説明するための図。

【図5】同実施の形態に係るフィールドシーケンシャル 方式の液晶表示装置の第2の変形例の回路構成を示す 図。

【図6】図5の回路中での動作を説明するための図。

【図7】本発明の第2の実施の形態に係るフィールドシ

ーケンシャル方式の液晶表示装置の回路構成を示す図。

【図8】図7の回路中での動作を説明するための図。

【図9】本発明の第3の実施の形態に係るフィールトシ

ーケンシャル方式の液晶表示装置の回路構成を示す図。

【図10】図9の回路中での動作を説明するための図。

【図1 1】 一般的なフィールドシーケンシャル方式の液

品表示装置の回路構成を示す図。

【符号の説明】

1 1…画典部

1 1 a ··· (表示用) TFT

1 1 b… (リセット用) TFT

12…ゲートドライバ

13…ドレインドライバ

21, 21' …画素部

21a…(表示用) TFT

21b… (リセット用) ダイオード

210,210…(リセット用) ツェナダイオード

22…ゲートドライバ

23…ドレインドライバ

3 1…画条部

3 1 a ··· (表示用) T F T

31b…(リセット用)ダイオード

31c…(リセット用)ツェナダイオード

32…ツェナダイオード

33…ゲートドライバ

3 4…ドレインドライバ

35…ダイオード

4 1…画集部

4 1 a ··· (表示用) T F T

416,41c…(リセット用) ツェナダイオード

42…ゲートドライバ


43…ドレインドライバ


44, 45…ツェナダイオード


CLC…画素容量

COM…共通電極

[図5]










[2]


[24]






(B8)







[図7]



(**29**)










(図11)



フロントページの続き

(51) int.C1.7		識別記号	FI		テーマコート"(参考)
G09F	9/35		G09F	9/35	
G D 9 G	3/20	621	G 0 9 G	3/20	621M
		624			6248
		542			642J
		650			650M
		680			680G
	3/34			3/34	J
	3/36			3/36	

목1999-005264

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI.⁶ G09G 3/18

(11) 공개번호 특1999-005264

(43) 공개일자 1999년 01월 25일

(21) 출원번호 (22) 출원일자	특1997-029459 1997년 06월30일	
(71) 출원인	1337년 10월 30월 삼성전자 주식회사 윤종용	
(72) 발명자	경기도 수원시 팔달구 매탄동 416번지 조경식	
(74) 대리인	경기도 수원시 팔달구 남수동 11-201(3/1) 김원호, 최현석	4 0
실사용구 : 없음		

(54) 전단 게이트 구동 방식의 액정 표시 장치

免孕

액정 패널 상익 n 번째 게이트 라인에 연결된 TFT로 n-2 번째 게이트 라인 상의 화소 전극을 구동하고, n-2 번째 화소 전극과 n-2 번째의 게이트 라인을 이용하여 n 번째 게이트 라인에 연결된 TFT로 구동되는 유지 커패시터를 형성하였다.

OHE.

52

BAIN

도면의 간단한 설명

도 1은 종래의 액정 표시 장치에서 액정 패널에 대한 등가 회로도이고,

도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 액정 패널에 대한 등가 회로도이고,

도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치의 액정 패널에 대한 등가 회로도이다.

발명의 상세환 설명

발명의 목적

발명이 속하는 기술분야 및 그 분야의 종립기술

이 발명은 액정 표시 장치(liquid crystal display: LCD)에 관한 것으로서, 보다 상세하게는 박막 트랜지 스터(thin film transistor: TFT) 액정 표시 장치를 구동하는 구동 장치에 관한 것이다.

평판 표시 장치의 일종인 TFT-LCD는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 미용한 것으로써, 낮은 전압으로 구동이 가능하고 전력의 소모가 작아서 널리 미용되고 있다.

이러한 LCD는 액정에 전하 유지 능력을 보조하기 위하여 사용되는 유지 커패시터(storage capacitor)의 구조에 [따라 독립 배선 방식과 전단 게이트(previous gate) 방식으로 나눌 수 있다. 독립 배선 방식은 별 도의 전극을 두어 유지 커패시터를 형성하는 구조이고, 전단 게이트 방식은 별도의 전극 형성없이 게이트 전극의 영역을 확장하여 유지 커패시터를 형성하는 구조이다.

이러한 액정 패널의 대형화와 고정세화에 따라 데이터 라인과 게이트 라인의 수가 증가하며 게이트 신호 의 폭이 줄어들고, 게이트 라인이 길어짐에 따라 게이트 신호의 지연이 발생한다. 따라서 게이트 신호의 온 상태가 상대적으로 짧아지게 되어 액정 및 유지 커패시터를 충분히 충전시키지 못하는 경우가 발생된 다.

또한 도1에 도시한 구조의 액정 패널에서는 후단의 게이트가 온 될 때 바로 전단의 게이트는 오프(off)되어 있어야 한다. 그러나 게이트 신호의 지연에 의하여 이러한 조건을 충분히 만족시킬 수 없게 된다.

결국 이러한 문제점률은 화면이 깜박이는 중리커(flicker) 현상율 초래하게 된다.

监영이 이루고자 하는 기술적 표제

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 과제는 게이트 신호의 지연에 기인한 중리커 현상을 줄이기 위한 것이다.

발명의 구성 및 작용

이러한 과제를 달성하기 위하며, 본 발명에서는 액정 패널 상의 n 번째 게이트 라인에 연결된 TFT로 n-2 번째 게이트 라인 상의 화소 전국을 구동하고, n-2 번째 화소 전국과 n-2 번째의 게이트 라인을 이용하여 n 번째 게이트 라인에 연결된 TFT로 구동되는 유지 커패시터를 형성하였다.

이와 같이 n 번째 게이트 라인의 TFT로 n-2 번째 게이트 라인 상의 화소 전국을 구동합으로써 증래에 n-1 번째 라인 상의 화소를 구동하는 것보다 게이트 신호의 온 상태 유지 시간을 증가시킬 수 있다.

이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 한 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.

본 발명의 제1 실시에에 따른 액정 패널의 등가 회로를 도 2에 도시하였다. 도 2에서와 같이 본 발명에 따른 액정 패널은 화상 신호를 전달하는 데이터 라인(D., D.+, D.+, ...)과 게이트, 신호를 전달하는 게이트 라인(G., ., G., ., G., G., G., ...)이 서로 교차하여 형성되어 각 화소의 동작을 스위칭하는 TFT와 연결되어 있다. 화상 신호는 화소 전극과 공통 전극이 형성하는 액정 커패시터(CIC)와 화소 전극과 게이트 라인이형성하는 유지 커패시터(Cst)에 충전된다.

이 때 n 번째 게이트 라인 6에 연결된 TFT는 n-2 번째 게이트 라인 6... 상에 있는 화소 전국과 연결되어 화소 전국을 구통하고, n-2 번째 게이트 라인 6... 상의 화소 전국과 n-2 번째의 게이트 라인 6... 사이에서 유지 커패시터 Cst가 형성된다. 여기서 n-2 번째 게이트 라인 6... 상에 있는 화소 전국이란 n-2 번째 및 n-3 번째 게이트 라인 6... 6..과 각각의 데이터 라인에 의해 구분되는 화소 영역에 형성되어 있는 화소 전국들을 말한다. 따라서 n 번째 게이트 라인 6... 연결된 TFT 의 드레인 전국은 n-2 번째의 게이트 라인 6... 상에 있는 화소 전국과 연결된다.

상기한 액정 패널에서는 n 번째 게이트 라인 G_n 에 온 신호가 인가될 때 n-2 번째 게이트 라인 G_n 의 TFT는 오프 된다. 따라서 게이트 신호의 온 상태 유지 시간을 증가시킬 수 있다.

다음으로 본 발명의 제2 실시예에 따른 액정 패널의 등가 회로를 도 3에 도시하였다. 제2 실시예에 따른 액정 패널은 각각의 게이트 라인이 화소 전극을 구동하는 방법을 제외하고는 제1 실시예와 동일하다.

제2 실시예에서는 n 번째 게이트 라인 6m에 연결된 TFT는 n+2 번째 게이트 라인 6m; 상에 있는 화소 전국과 연결되어 화소 전국을 구동하고, n+2 번째 게이트 라인 6m; 상의 화소 전국과 n+2 번째의 게이트 라인 6m; 사이에서 유지 커패시터 Cst가 형성된다. 이 경우도 제1 실시예와 마찬가지로 게이트 신호의 온 상태유지 시간을 증가시킬 수 있다.

监督의 查達

상기한 HL와 같이, 본 발명에 따른 액정 표시 장치에서는 게이트 신호의 온 상태 유지 시간을 증가시켜 게이트 신호의 지연에 기인한 풀리커 현상과 같은 화면 불량을 개선할 수 있다.

비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시 예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 동가물들도 포함한다.

(57) 경구의 범위

청구항 1

액정 패널의 각 화소에 화상 신호를 충전하는 화소 전국, 상기 화소 전국에 상기 화상 신호를 전달하는 다수의 데이터 라인, 상기 데이터 라인과 교차하고 상기 화상 신호가 상기 화소 전국에 인가되는 것을 제 어하는 제어 신호를 전달하는 다수의 게이트 라인, 상기 n 번째 게이트 라인에 연결되고 상기 n-2 번째 및 n-3 번째 게이트 라인과 상기 각각의 데이터 라인에 의해 구분되는 상기 화소 전국을 구동하는 스위청 소자 및 상기 n-2 번째 및 n-3 번째 게이트 라인과 상기 각각의 데이터 라인에 의해 구분되는 상기 화소 전국과 상기 n-2 번째의 게이트 라인으로 형성되며, 상기 n 번째 게이트 라인에 연결된 상기 스위칭 소자 로 구동되는 유지 커패시터를 포함하는 액정 표시 장치

청구항 2

제 항에서, 상기 스위칭 소자는 박막 트랜지스터인 액정 표시 장치.

청구한 3


액정 패널의 각 화소에 화상 신호를 총전하는 화소 전국, 상기 화소 전국에 상기 화상 신호를 전달하는 다수의 데이터 라인, 상기 데이터 라인과 교차하고 상기 화상 신호가 상기 화소 전국에 인기되는 것을 제 머하는 제머 신호를 전달하는 다수의 게이트 라인, 상기 n 번째 게이트 라인에 연결되고 상기 n+1번째 및 n+2번째 게이트 라인과 상기 각각의 데이터 라인에 의해 구분되는 상기 화소 전국을 구동하는 스위칭 소 자 및 상기 n+1번째 및 n+2번째 게이트 라인과 상기 각각의 데이터 라인에 의해 구분되는 상기 화소 전극과 상기 n+2 번째의 게이트 라인으로 형성되며, 상기 n 번째 게이트 라인에 연결된 상기 스위청 소자로구동되는 유지 커패시터를 포함하는 액정 표시 장치.

원구한 4


제3항에서, 상기 스위청 소자는 박막 트랜지스터인 액정 표시 장치.

<u> 年</u>四


<u> 581</u>



<u> 582</u>



£03



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:					
BLACK BORDERS	oncoxed.				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
FADED TEXT OR DRAWING	·				
BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES	,				
COLOR OR BLACK AND WHITE PHOTOGRAPHS					
GRAY SCALE DOCUMENTS					
☐ LINES OR MARKS ON ORIGINAL DOCUMENT					
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALIT					
OTHER:	` Y				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.